



【図4】

本発明の第1実施例による半導体装置の構成を示す図



【図7】

本発明の第4実施例による半導体装置の構成を示す図




(11)

特開平10-289886


【図1】

(A)～(C)は、本発明の原理を説明する図




【図2】

(A)～(D)は、本発明の第1実施例による半導体装置の製造工程を説明する図(その一)




【図10】

本発明の第3実施例による半導体装置の構造を示す図



【図14】

(D)、(E)は、従来の半導体装置の製造工程を示す図(その二)




(12)

特開平10-289986


【図3】

(E) ~ (G) は、本発明の第1実施例による半導体装置の製造工程を説明する図（その二）




【図5】

(A) ~ (C) は、本発明の第3実施例による半導体装置の製造工程を説明する図（その一）



【図15】

図15の工程で形成したメモリセルパターンの形状を示す平面図




(11)

特開平10-289986


【図6】

(D)～(F)は、本発明の第3実施例による半導体装置の製造工程を説明する図(その二)



【図8】

(A), (B)は、本発明第4実施例による半導体装置の製造工程を説明する図(その一)




(14)

特開平10-289986


【図9】

(C)、(D)は、本発明第4実施例による半導体装置の製造工程を説明する図(その二)



【図11】

(A)~(C)は、本発明第5実施例による半導体装置の製造工程を説明する図(その一)




(15)

特開平10-289986

【図12】

(D)～(F)は、本発明の実施例による半導体装置の製造工程を説明する図(その二)



【図13】

(A)～(C)は、従来の半導体装置の製造工程を示す図(その一)

